WISHBONE

UVOD

Definiše dva tipa interfejsa:

1. master
2. slave

Ciklus čitanja

U trenutku 0 master postavlja:

• ADR_O
• WE_O
• SEL_O
• CYC_O
• STB_O
• Slave asinhrono postavlja ACK_I ukoliko je podatak spreman
• U trenutku 1 master lečuje linije DAT_I ako je ACK_I postavljen
• Wait stanja se ubacuju tako što slave odloženo postavlja ACK signal

Primer korišćenja VHDL generičkih struktura
OPIS PROBLEMA

• Realizovati strukturni model višestepenog barrel pomerača koji rotira ulaznu reč u desno.
• Širina reči i broj nivoa zadaju se kao generički parametri.