JU SREDNJA ELEKTROTEHNIČKA ŠKOLA
„VASO ALIGRUDIĆ“ – PODGORICA
STRUČNI RAD
L O G I Č K A K O L A
Mentor : Učenik:
dipl.ing.el.
Tigran Dobrašinović Miloš Božović
S
4
h
Podgorica, Maj 2015.
S A D R Ž A J
Strana
Uvod 3
2
Logička kola
sklopova, koji se stoga nazivaju digitalni sklopovi, a pošto se radi o
elektronskim kolima češće se koristi termin digitalna kola.
1.1. Opšte karakteristike logičkih kola
Bez obzira na veliku raznovrsnost logičkih kola ( u širem smislu digitalnih kola), postoje
takve osnovne performanse koje se mogu definisati za bilo koje kolo. Takve opšte pefomanse
su: logički nivoi, margine smetnji, opteetljivosti izlaza, brzina i potrošnja.
Logički nivoi se posebno definišu za ulaze i za izlaze. U oba slučaja postoji i nizak i
visok logički nivo. Visoki logički nivo (V
OH
) je ona vrijednost napona koja se može mjeriti na
izlazu logičkog kola pi njegovom visokom stanju. Prilikom primjene posebnu pažnju treba
obratiti na minimalnu vrijednost ovog napona (V
Ohmin
) jer preniska vrijednost visokog
logičkog nivoa može da prouzrokuje pogešno reagovanje narednog logičkog kola čiji ulaz je
spojen na izlaz kola u kome je riječ. Nizak logički nivo (V
OL
) je ona vrijednost napona koja se
može mjeriti na izlazu logičkog kola pi njegovom niskom stanju. Tu problemi mogu da
nastanu zbog maksimalne vrijednosti (V
Olmax
) ovog logičkog nivoa.
I na ulazima logičkih kola se mogu definisati nizak i visok logički nivo (V
IL
odnosno
V
IH
). Pri niskom logičkom nivou na ulazu bitna je maksimalna vrijednost V
Llmax
ispod koje
razmatrano logičko kolo će u svakom slučaju smatrati da je dovedena logička nula. Suprotno
od ovoga, pri visokom logičkom nivou na ulazu bitno je da ulazni napon ne padne ispod
V
Ihmin
.
Odnos navedenih logičkih nivoa je simbolički predstavljen na slici . Na osnovu te slike
definišemo i margine smetnji, posebno za nizak i posebno za visoki logički nivo:
NM (low) = V
LImax
- V
Olmax
NM (high) = V
Ohmin
– V
Ihmin
Margine smetnji su najveće promjene napona na izlazu predhodnoh stepena, koje još ne
izazivaju pogrešno detekciju logičkog nivoa kod sledećeg stepena.
2
Logička kola
Slika 1
. Međusobni odnosi ulaznih i izlaznih logičkih nivoa i margina smetnji
Opteretljivost izlaza logičkog kola mogla bi se definisati pomoću konkretnih otpornosti ili
stanja ali u praksi se radije navode relativne vednosti. Te relativne vvrijednosti teba da
definišu, koliko ulaza od sličnih logičkih kola može da pobuđuje izlaz razmatranog logičkog
kola, tako da ne dođe do logičke greške. U nekim slučajevima, pošto se pobuđuju djelimično
kapacitivni potrošači, opteretljivost opada na visokim frekvencijama. Takođe treba uzeti u
obzir da opteretljivost nije jednaka pri niskom i visokom logičkom nivou. Za ispravan ad
naravno teba uzimati manju vrijednost.
Brzina logičkih kola, odnosno kašnjenja koja oganičavaju brzinu su predstavljena na
slici . Smatra se da je na ulazu idealni pravougaoni signal a na izlazu se dobija signal sa
konačnim vremenom porasta i opadanja i sa odgovarajućim kašnjenjima prednje ivice i
zadnje ivice. U primjeni su sledeće definicije:
1. Kašnjenje silazne ivice: t
dHL
= t
1
– t
0
2. Vreme opadanja: t
f
= t
2
– t
1
3. Kašnjenje uzlazne ivice: t
dHL
= t
4
– t
3
4. Vreme porasta: t
r
= t
5
– t
4
5. Vreme propagacije silazne ivice: t
pLH
= t
dLH
+ ½ t
f
6. Vreme propagacije ulazne ivice: t
pLH
= t
dLH
+ ½ tr.
