studenti.rs home page

Увод у VHDL

Увод

• Строго типизиран.

• Није case sensitive.

• Основни елементи:

–

ентитет:

ENTITY naziv_entiteta IS

  port( lista_portova);

END [ENTITY][naziv_entiteta]

–

архитектура:

ARCHITECTURE naziv_arhitekture OF naziv_ent IS

  deklarativna_sekcija

BEGIN

  konkurentni_iskazi

END [ARCHITECTURE][naziv_arhitekture];

background image

Примјери

• Исправни:

– а       -- ово је коментар до краја линије

– а0

– а_b

– а_b_c

• Неисправни:

– a?       --недозвољен знак

– 0a       --не почиње словом

– ab_     --завршава се са доњом цртом

– a__b   --садржи двије узастопне доње црте

Кључне ријечи

background image

Реалне константе

• Декадне реалне константе: 

– 0.1   1.0    2.2

• Декадне реалне константе константе са експонентом:

– 1.0е2   1.2Е-14

– експонент је цио број

• Реалне константе у основи из опсега 2..16:

– бинарна: 2#1000000000000.0# = 2#1.0#е12

– октална: 8#1200.0# = 8#1.2#Е3

– хексадецимална: 16#F1.A# = 16#f1.a#е0

Želiš da pročitaš svih 168 strana?

Prijavi se i preuzmi ceo dokument.

Prijavi se Napravi nalog

Ovaj materijal je namenjen za učenje i pripremu, ne za predaju.

Slični dokumenti