VHDL (Very High Speed Integrated Circuits Hardware Description Language)
Case naredbe Ako imamo model cije ponasanje zavisi od vrednosti jednog izraza, mozemo koristiti case naredbu. Sintaksa case naredbe glasi: ``` [caselabela:] case izraz is (when alternativa => {sekvencijalna naredba}...