Odlomak

Uvod
VHDL (Very High Speed Integrated Circuits Hardware Description Language) predstavlja programski jezik koji se koristi za opis hardvera. Koristi se za simulaciju i za sintezu hardvera i to su dve oblasti primene VHDL-a kojima cemo se baviti u okviru ovog dela kursa. Osim VHDL-a, u upotrebi su i Verilog, AHDL, ABEL, Cupl i drugi programski jezici u ovoj oblasti, ali se VHDL i Verilog najvise koriste. VHDL počinje da se razvija krajem 70-ih i pocetkom 80-ih. Danas, VHDL predstavlja jezik pomoću kojeg se mogu opisati veoma složeni procesi, hardverske arhitekture itd. pa kao takav predstavlja industrijski standard u ovoj oblasti. Razvoj VHDL-a kao standarda je počeo 1986. kada je predložen prvi IEEE standard. Posle nekoliko revizija, u decembru 1987. je usvojen IEEE 1076 standard. Ovaj standard je 1993. imao reviziju, tako da je danas uglavnom u upotrebi IEEE 1076-1993 standard (krace VHDL93) iako je i posle toga nastavljan razvoj na ovom standardu (poslednja revizija je bila 2002).

No votes yet.
Please wait…

Prijavi se

Detalji dokumenta

  • 51 stranica
  • Moduliranje -
  • Školska godina: -
  • Skripte, Informacione tehnologije
  • Srbija,  Beograd,  Visoka škola elektrotehnike i računarstva strukovnih studija  

Više u Informacione tehnologije

Više u Skripte

Komentari