Arhitektura racunara

1 KONFIGURACIJA SISTEMA
Računarski sistem sadrži procesor CPU, memoriju MEM, ulazno/izlazne uređaje U/I,
uređaj za kontrolu ispravnosti rada sistema FAULT i sistemsku magistralu BUS (slika 1).
Arhitektura procesora od programski dostupnih registara ima registre opšte namene. Tipovi
podataka sa kojima se radi su celobrojne 16-bitne veličine sa znakom i bez znaka. Format
instrukcija je promenljiv tako da se u zavisnosti od tipa operacije koriste troadresni,
dvoadresni, jednoadresni i bezadresni formati instrukcija. Načini adresiranja uključuju
registarsko indirektno, registarsko indirektno sa pomerajem, memorijsko direktno, neposredno
i registarsko direktno adresiranje, pri čemu se prva četiri načina adresiranja specificiraju
eksplicitno određenim poljima instrukcije, dok se registarsko direktno adresiranje implicitno
koristi u aritmetičkim instrukcijama, logičkim instrukcijama i instrukcijama pomeranja i
rotiranja. Skup instrukcija uključuje instrukcije prenosa, aritmetičke instrukcije, logičke
instrukcije, instrukcije pomeranja i rotiranja kao i instrukcije skoka. Prekidi uključuju
unutrašnje i spoljašnje prekide sa maskiranjem i prioritiranjem prekida, kontekst procesora se
čuva na steku, a adresa prekidne rutine utvrđuje tehnikom vektorisanog mehanizma prekida.
Organizacija procesora je tako odabrana da je čine dve odvojene jedinice i to operaciona
jedinica i upravljačka jedinica. Operaciona jedinica se sastoji od blokova registri, izvršavanje
operacija, povezivanje magistrale i opsluživanje prekida, međusobno povezanih internom
magistralom. Za prikazanu operacionu jedinicu procesora date su četiri moguće realizacije
upravljačke jedinice i to: ožičena realizacija, mikroprogramska realizacija sa mešovitim
formatom mikroinstrukcija, mikroprogramska realizacija sa vertikalnim formatom
mikroinstrukcija i mikroprogramska realizacija sa vertikalnim formatom mikroinstrukcija i
nanoprogramiranjem.
Procesor po liniji inm dobija signal nemaskirajućeg zahteva za prekid od uređaja za
kontrolu ispravnosti rada sistema FAULT. Procesor po linijama intr1, intr2 i intr3 dobija
signale maskirajućih zahteva za prekid od ulazno/izlaznih uređaja U/I, a po linijama inta1,
inta2 i inta3 šalje signale dozvole prekida ulazno/izlaznim uređajima U/I. Procesor po liniji
hldr dobija signal zahteva korišćenja magistrale od ulazno/izlaznih uređaja U/I, a po liniji
hlda šalje signal dozvole korišćenja magistrale ulazno/izlaznim uređajima U/I.
Memorija je kapaciteta 60K 16−bitnih reči.
Ulazno/izlaznih uređaja ima 12 i to 8 sa kontrolerima bez direktnog pristupa memoriji i 4
sa kontrolerima za direktan pristup memoriji. Pošto procesor ima samo tri para linija intr1 i
inta1, intr2 i inta2 i intr3 i inta3 po kojima se između procesora i uređaja razmenjuju signali
zahteva za prekid i signale dozvole prekida, 12 uređaja je vezano u tri lanca sa po četiri
uređaja u lancu.